Chinesischer Durchbruch in der Chipfertigung: Neue GAA-Transistoren ebnen den Weg zum 3-nm-Prozess, stoßen aber auf Produktionsherausforderungen

Forscher der Chinesischen Akademie der Wissenschaften (CAS) haben bedeutende Fortschritte bei der Entwicklung von Transistoren mit Gate-All-Around-Struktur (GAA) erzielt, die das Potenzial zeigen, eine mit dem fortschrittlichen 3-Nanometer-Fertigungsprozess vergleichbare Leistung zu erreichen. Dieser Schritt könnte China einen wichtigen Schritt näher daran bringen, technologische Hürden in der Halbleiterproduktion zu überwinden und vorhandene ältere DUV-Lithografieanlagen zu nutzen, um neue Standards zu erreichen. Trotz dieses wissenschaftlichen Erfolgs stößt die tatsächliche Skalierung der Produktion jedoch auf erhebliche Hindernisse, die mit den Mittel- und Endstufen des Fertigungsprozesses verbunden sind.

GAA-Technologie: Eine neue Ära der Stromkontrolle

Transistoren, die Grundlage jeder modernen Elektronik, funktionieren als mikroskopische Schalter, die den Fluss elektrischen Stroms steuern. In den neuen Entwicklungen der CAS kommt eine GAA-Architektur zum Einsatz, die sich grundlegend vom bisherigen FinFET-Standard unterscheidet. Während FinFET-Transistoren eine vertikale Struktur aufweisen, die an Flossen erinnert, umschließen GAA-Transistoren das elektrische Signal von allen Seiten. Das ermöglicht eine deutlich präzisere Kontrolle des Stroms, minimiert Leckströme und erhöht die Effizienz.

Die CAS-Fachleute berichten von beeindruckenden Kennzahlen ihrer neuen Transistoren: Das Ein-Aus-Verhältnis übersteigt 500.000. Das bedeutet, dass der Unterschied zwischen dem Strom im eingeschalteten und ausgeschalteten Zustand enorm ist, was auf eine nahezu perfekte Steuerung und folglich auf einen geringeren Energieverbrauch sowie eine höhere Geschwindigkeit hinweist.

DUV-Lithografie und die Herausforderung des 3-nm-Prozesses

Einer der Schlüsselaspekte der CAS-Entwicklung ist die Möglichkeit, sie mithilfe von DUV-Lithografieanlagen herzustellen. Diese Technologie gilt zwar für die modernsten Fertigungsprozesse als veraltet, bietet jedoch einen erheblichen Vorteil durch ihre breite Verfügbarkeit und geringere Kosten im Vergleich zur EUV-Lithografie, die bei der Herstellung der fortschrittlichsten Chips eingesetzt wird. Traditionell ist die Wellenlänge des in der DUV-Lithografie verwendeten Lichts nicht ausreichend, um die notwendige Präzision für den 3-nm-Prozess zu erreichen.

Die CAS-Forscher haben jedoch vermutlich eine Kombination von Techniken eingesetzt, etwa mehrschichtiges Ätzen zur Verringerung der Schichtdicke sowie Immersions-DUV-Lithografie unter Verwendung hochreinen Wassers. Diese Methoden verbessern die Auflösung des Lasers und ermöglichen so Parameter, die nahe an den 3-nm-Standard heranreichen, der bisher nur mithilfe der EUV-Technologie erreichbar war. Die erfolgreiche Einführung von GAA-Transistoren erlaubt es außerdem, die Packungsdichte erheblich zu senken und gleichzeitig die hohe Leistung zu erhalten, die zuvor eine dichtere FinFET-Architektur erforderte.

Produktionsgrenzen: MEOL und BEOL als „Engpass“

Trotz des erheblichen Fortschritts bei der Herstellung der Transistoren selbst (Front-End-Of-The-Line, FEOL) liegt die eigentliche Herausforderung für chinesische Hersteller, insbesondere für SMIC, in den weiteren Produktionsschritten: Middle-End-Of-The-Line (MEOL) und Back-End-Of-The-Line (BEOL).

MEOL ist für die Herstellung der metallischen Verbindungen zuständig, die jeden Transistor mit der Gesamtschaltung verbinden. Dieser Prozess erfordert das Ätzen extrem präziser Kanäle, die anschließend mit Metall gefüllt werden. BEOL umfasst alle äußeren Schichten der Metallverdrahtung, die die Komponenten des Chips miteinander verbinden. Besonders anspruchsvoll ist die Fertigung der untersten Metallschicht M0, die am dünnsten ist und den Transistoren am nächsten liegt.

Gerade diese Schritte stellen laut Experten das größte Problem dar. Verbesserte GAA-Transistoren steigern zwar die Effizienz auf Ebene einzelner Bauteile, vereinfachen die komplexen MEOL- und BEOL-Prozesse jedoch kaum. Der Abstand zwischen den Gate-Strukturen der Transistoren, der durch die Möglichkeiten von MEOL bestimmt wird, bleibt ein kritischer Faktor.

Perspektiven und reale Fortschritte

Trotz dieser Produktionsgrenzen ist es den Ingenieuren von SMIC gelungen, einen Weg zu einer höheren Packungsdichte zu finden. Die Verringerung des Fin-Pitches in der GAA-Architektur ermöglicht es, die Höhe der Logikzellen zu reduzieren. Dadurch eröffnet sich die Möglichkeit, von einer 5-Trail- zu einer 4-Trail-Konfiguration der M0-Schicht überzugehen.

Dank dieser Optimierungen kann SMIC mit Logikzellen vom Typ „G57H198“ oder „G54H198“ arbeiten. Diese Zellen erreichen eine Dichte von 137,8 MT/mm² und nähern sich damit den Werten des 5-nm-Prozesses, der von führenden Herstellern wie TSMC eingesetzt wird. Somit kann SMIC selbst mit den komplexen Prozessen zur Bildung der mittleren und unteren Metallschichten potenziell ein Leistungsniveau erreichen, das 5-Nanometer-Technologien entspricht. Das wäre ein bedeutender Sprung für die chinesische Industrie, der helfen würde, den Abstand zu den Weltmarktführern zu verringern und dabei die eigenen Produktionskapazitäten zu nutzen. Ein echter 3-nm-Prozess, der Zugang zur EUV-Lithografie erfordert, bleibt für China jedoch eine langfristige und schwierige Aufgabe.